Konferenzen

T. Kottke und A.Steininger: A Reconfigurable Generic Dual-Core Architecture. IEEE Internationel Conference on Dependable Systems and Networks (DSN), wird im Juni 2006 gehalten.

T. Kottke und A Steininger: Ein dynamisch rekonfigurierbarer superskalarer Prozessor mit den Modi Sicherheit und Performanz. 18. ITG/GI/GMM Workshop über Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, Titisee, Seite 36-40, 2006.

T. Kottke und A Steininger: Designoptimierung eines Prozessors mit Eigenfehlererkennung. 17. ITG/GI/GMM Workshop über Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, Innsbruck, Seite 55-59, 2005.

T. Kottke und A. Steininger: A Fail-Silent Memory for Automotive Applications. Informal Digest of Papers of the 9th. IEEE European Test Symposium, Corsica, France, Seite 253-258, 2004.

T. Kottke and A. Steininger: A Genereic Dual Core Architecture. Proceedings of the 7th. IEEE Workshop on Design and Diagnsotics of Electronic Circuit and Systems, Dresden, Seite 25-29, 2004.

T. Kottke und A Steininger: Concurrent Checking eines Adressdecoders. 16. ITG/GI/GMM Workshop über Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, Dresden, Seite 25-29, 2004.

T. Kottke: Vergleich der Möglichkeiten zur Implementierung eines fehlertoleranten Mikroprozessors in Hardware. Seminar AbtBT05, Bosch Abstatt, 4.12.2004.

Journale

T. Kottke und A. Steininger: A Generic Dual Core Architecture with Error Containment. Journal of Computing and Informatics, Volume 23, No. 5, 2004.

Bücher

T. Kottke: Untersuchung von fehlertolteranten Prozessorarchitekturen für sicherheitsrelevante Automobilanwendungen. Cuvilier Verlag Göttingen, ISBN 3-86537-792-0, 2006.